**Лабораторная работа №3**

**КОМБИНАЦИОННЫЕ СХЕМЫ НА ИНТЕГРАЛЬНЫХ ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ**

***Цель работы:*** изучить минимизацию логических функций при помощи карты Карно, ознакомие с основными характеристиками логических элементов и испытание интегральных преобразователей кодов (дешифратор, шифратор, демультиплексор, мультиплексор).

**ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ**

**1 Аналитическая запись комбинационных схем**

Последовательность операций при синтезе цифровых устройств комбинационного типа:

1 Составление таблицы истинности комбинационного цифрового устройства согласно его определения, назначения, словесного описания принципа работы.

2 Составление логической формулы согласно таблицы истинности.

3 Анализ полученной формулы с целью построения различных вариантов и нахождения наилучшего из них по тем или иным критериям.

4 Составление функциональной схемы из элементов И, ИЛИ, НЕ.

***Запись в форме СДНФ (Совершенная дизъюнктивная нормальная форма)***

В СДНФ логическая формула представляет собой логическую сумму нескольких логических произведений, в каждое из которых входят все независимые переменные с отрицанием или без него.

Формула получается в два этапа:

а) Записывается логическая сумма произведений, в каждое из которых входят все независимые переменные. Количество слагаемых равно числу наборов таблицы истинности, на которых логическая функция равна «1»;

б) ставится знак инверсии над теми независимыми переменными, которые равны «0» в рассматриваемом наборе.

***Запись в форме СКНФ (Совершенная конъюнктивная нормальная форма)***

В СКНФ формула представляет собой логическое произведение нескольких логических сумм, в каждую из которых все независимые переменные с отрицанием или без него.

Как и в предыдущем случае, формула получается в два этапа:

а) Записывается логическое произведение всех сомножителей; количество сомножителей равно числу наборов таблицы истинности, на которых логическая функция равна «0»;

б) ставится знак инверсии над теми независимыми переменными, которые равны «1» в рассматриваемом наборе.

Структурные формулы в виде СДНФ и СКНФ эквивалентны и, с помощью законов алгебры, логики могут быть преобразованы одна в другую.

**2 Минимизация логических функций при помощи карты Карно**

Карты Карно или диаграммы Вейча – это эквивалентные понятия, обозначающие один и тот же способ минимизации булевых функций. Этот способ является графическим. Его предложил в 1952 Эдвард В. Вейч, а доработал и усовершенствовал, немного позже в 1953, Морис Карно.

Карты Карно — это графическое представление таблиц истинности логических функций. Они содержат по 2n ячеек, где n — число логических переменных. Например, карта Карно для функции трёх переменных содержит 2n=23=8 ячеек, для четырёх переменных 24=16 ячеек.

Карта размечается системой координат, соответствующих значениям входных переменных. Обратим особое внимание на то, что координаты столбцов (а также и строк, если n>3), следуют не в естественном порядке возрастания двоичных кодов, а так: 00 01 11 10 (так называемый код Грея). Это делается для того, чтобы соседние наборы (в том числе и столбцов 1 и 4) отличались лишь одной цифрой в каком-либо разряде.

Процесс минимизации заключается в формировании правильных прямоугольников, содержащих по 2k ячеек, где k = 0, 1…n. В прямоугольники объединяются соседние ячейки, которые соответствуют соседним элементарным произведениям (т. е. отличаются только в одном разряде).

Несмотря на то, что карты Карно изображаются на плоскости, соседство квадратов устанавливается на поверхности тора. Верхняя и нижняя границы карты как бы склеиваются, образуя поверхность цилиндра. При склеивании боковых границ получается поверхность тора (рисунок 1).




Рисунок 1

Итак, карты Карно для функций 2-х, 3-x, 4-x переменных выглядят вот так (рисунок 2-4). Для минимизации логической функции при помощи карты карно необходимо руководствоваться следующими принципами:

* Склейку клеток карты Карно можно осуществлять по единицам (если необходимо получить [ДНФ](http://ru.wikipedia.org/wiki/%D0%94%D0%B8%D0%B7%D1%8A%D1%8E%D0%BD%D0%BA%D1%82%D0%B8%D0%B2%D0%BD%D0%B0%D1%8F_%D0%BD%D0%BE%D1%80%D0%BC%D0%B0%D0%BB%D1%8C%D0%BD%D0%B0%D1%8F_%D1%84%D0%BE%D1%80%D0%BC%D0%B0)) или по нулям (если требуется [КНФ](http://ru.wikipedia.org/wiki/%D0%9A%D0%BE%D0%BD%D1%8A%D1%8E%D0%BD%D0%BA%D1%82%D0%B8%D0%B2%D0%BD%D0%B0%D1%8F_%D0%BD%D0%BE%D1%80%D0%BC%D0%B0%D0%BB%D1%8C%D0%BD%D0%B0%D1%8F_%D1%84%D0%BE%D1%80%D0%BC%D0%B0)).
* Склеивать можно только прямоугольные области с числом единиц (нулей) 2*n*, где *n* =0,1…∞ целое число. Для карт Карно с числом переменных более четырёх могут получаться более сложные области. Область, которая подвергается склейке должна содержать только единицы (нули для КНФ).
* Крайние клетки каждой горизонтали и каждой вертикали также граничат между собой (топологически карта Карно для четырёх переменных представляет собой тор) и могут объединяться в прямоугольники. Следствием этого правила является смежность всех четырёх угловых ячеек карты Карно для *N*=4. Если во всех четырёх угловых ячейках стоят единицы (нули) они могут быть объединены в квадрат.
* Все единицы (нули) должны попасть в какую-либо область.
* С точки зрения минимальности [ДНФ](http://ru.wikipedia.org/wiki/%D0%94%D0%B8%D0%B7%D1%8A%D1%8E%D0%BD%D0%BA%D1%82%D0%B8%D0%B2%D0%BD%D0%B0%D1%8F_%D0%BD%D0%BE%D1%80%D0%BC%D0%B0%D0%BB%D1%8C%D0%BD%D0%B0%D1%8F_%D1%84%D0%BE%D1%80%D0%BC%D0%B0) ([КНФ](http://ru.wikipedia.org/wiki/%D0%9A%D0%BE%D0%BD%D1%8A%D1%8E%D0%BD%D0%BA%D1%82%D0%B8%D0%B2%D0%BD%D0%B0%D1%8F_%D0%BD%D0%BE%D1%80%D0%BC%D0%B0%D0%BB%D1%8C%D0%BD%D0%B0%D1%8F_%D1%84%D0%BE%D1%80%D0%BC%D0%B0)) число областей должно быть как можно меньше (каждая область представляет собой терм), а число клеток в области должно быть как можно больше (чем больше клеток в области, тем меньше переменных содержит терм. Терм размером 2*n* ячеек содержит *N*–*n* переменных).
* Одна ячейка карты Карно может входить сразу в несколько областей. Это следует из очевидного свойства булевых функций: повторение уже существующего слагаемого (сомножителя) не влияет на функцию:
* В отличие от СДНФ (СКНФ), ДНФ (КНФ) не единственны. Возможно несколько эквивалентных друг другу ДНФ (КНФ), которые соответствуют разным способам покрытия карты Карно прямоугольными областями.

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| |  |  |  |  | | --- | --- | --- | --- | | *X2*  *X1* | |  |  | | 0 | 1 | |  | 0 | **1** | **0** | |  | 1 | **0** | **0** | | СДНФ: | | | | | |  |  |  |  | | --- | --- | --- | --- | | *X2*  *X1* | |  |  | | 0 | 1 | |  | 0 | **0** | **0** | |  | 1 | **0** | **1** | | СДНФ: | | | | |
| |  |  |  |  | | --- | --- | --- | --- | | *X2*  *X1* | |  |  | | 0 | 1 | |  | 0 | **1** | **0** | |  | 1 | **1** | **0** | | СДНФ: | | | | | |  |  |  |  | | --- | --- | --- | --- | | *X2*  *X1* | |  |  | | 0 | 1 | |  | 0 | **1** | **1** | |  | 1 | **0** | **0** | | СДНФ: | | | | |
|  |  |
| |  |  |  |  | | --- | --- | --- | --- | | *X2*  *X1* | |  |  | | 0 | 1 | |  | 0 | **1** | **0** | |  | 1 | **0** | **1** | | СДНФ: | | | | | | |  |  |  |  | | --- | --- | --- | --- | | *X2*  *X1* | |  |  | | 0 | 1 | |  | 0 | **1** | **0** | |  | 1 | **1** | **1** | | СДНФ: | | | | | |

Рисунок 2 – Карта Карно для 2 переменных   
и представление функции в ДНФ

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| |  |  |  |  |  |  | | --- | --- | --- | --- | --- | --- | | *X2X3*  *X1* | |  |  | |  | |  |  |  |  | | 00 | 01 | 11 | 10 | |  | 0 | **0** | **1** | **1** | **1** | |  | 1 | **0** | **0** | **0** | **1** | |  |  |  | |  | | | СДНФ: | | | | | | | |  |  |  |  |  |  | | --- | --- | --- | --- | --- | --- | | *X2X3*  *X1* | |  |  | |  | |  |  |  |  | | 00 | 01 | 11 | 10 | |  | 0 | **1** | **1** | **0** | **1** | |  | 1 | **1** | **1** | **0** | **0** | |  |  |  | |  | | | СДНФ: | | | | | | |
| |  |  |  |  |  |  | | --- | --- | --- | --- | --- | --- | | *X2X3*  *X1* | |  |  | |  | |  |  |  |  | | 00 | 01 | 11 | 10 | |  | 0 | **1** | **0** | **0** | **1** | |  | 1 | **0** | **1** | **1** | **0** | |  |  |  | |  | | | СДНФ: | | | | | | | |

Рисунок 3 – Карта Карно для 3 переменных   
и представление функции в ДНФ, где 00, 01, 11, 10 – код Грея

Минимизацию функции четырех переменных при помощи карты Карно рассмотрим на следующем **примере**.

Исходным материалом для работы с данным графическим методом минимизации возьмем известную нам таблицу истинности, хотя в принципе карты Карно (диаграммы Вейча) можно назвать упрощенной таблицей истинности. В качестве примера используем функцию 4-х переменных.

Таблица истинности будет выглядеть вот так:

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| N |  |  |  |  |  |
| 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 |
| 2 | 0 | 0 | 1 | 0 | 0 |
| 3 | 0 | 0 | 1 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 | 1 |
| 5 | 0 | 1 | 0 | 1 | 0 |
| 6 | 0 | 1 | 1 | 0 | 0 |
| 7 | 0 | 1 | 1 | 1 | 1 |
| 8 | 0 | 0 | 0 | 0 | 1 |
| 9 | 1 | 0 | 0 | 1 | 0 |
| 10 | 1 | 0 | 1 | 0 | 1 |
| 11 | 1 | 0 | 1 | 1 | 0 |
| 12 | 1 | 1 | 0 | 0 | 1 |
| 13 | 1 | 1 | 0 | 1 | 0 |
| 14 | 1 | 1 | 1 | 0 | 1 |
| 15 | 1 | 1 | 1 | 1 | 0 |

Исходя из данной таблицы, выберем значения функции равные логической «1»:

;

;

;

;

;

получим СДНФ, которая будет выглядеть таким образом:

Следующим шагом минимизации функции будет заполнение соответствующих клеток карты Карно (диаграммы Вейча). Для функции 4-х переменных она имеет вид поля с ячейками четыре на четыре. На основании СДНФ заполним соответствующие ячейки. Получится вот такой вид карты Карно:

|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| *X3X4*  *X1X2* | | |  |  | |  |  |
|  |  |  |  |
| 00 | 01 | 11 | 10 |
|  |  | 00 | **0** | **0** | **1** | **0** |  |
|  | 01 | **1** | **0** | **1** | **0** |  |
|  |  | 11 | **1** | **0** | **0** | **1** |
|  | 10 | **1** | **0** | **0** | **1** |  |
|  |  |  |  | |  | |  |

Рисунок 4 – Карта Карно для 4х переменных

Далее очень важным моментом для понимания является осознание того, что данная карта не является квадратом или прямоугольником, а является цилиндром, сгибающимся как по горизонтали, так и по вертикали, а ячейки находящиеся по краям, тоже имеют соседей как слева, так и справа. Верх и низ цилиндра тоже соседи. Принимая во внимание свойства “цилиндра” произведем заключительный этап минимизации логической функции, т.е. произведем склеивание единиц. При выполнении этого процесса количество склеиваемых единиц должно быть равно 2n n=0, 1… ∞. «Склеивание» осуществляем согласно ранее изложенным принципам.

Таким образом, конечное минимизированное значение функции примет следующий вид:

*Y*

Реализуем данную функцию на логических элементах:





Рисунок 5 – Реализация логической функции

Реализуем эту же функцию в базисе И-НЕ:



**3 Дешифратор**

*Дешифратор* (DC)или *декодер* − комбинационная схема с *п* входами и   
*m* = 2*п* выходами (*m* > *n*), преобразующая двоичный входной *п-*код (кодовое слово) в унитарный. На одном из *m* выходов дешифратора появляется логическая 1, а именно на том, номер которого соответствует поданному на вход двоичному коду. На всех остальных выходах дешифратора выходные сигналы равны нулю. Дешифратор используют, когда нужно обращаться к различным цифровым устройствам по адресу, представленному двоичным кодом. Условное изображение дешифратора 4х16 (читаемого "четыре в шестнадцать") на схемах дано на рисунке 6. Дешифратор содержит число выходов, равное числу комбинаций входных переменных: от *у*0 = до *y*15 *= abcd* при *п* = 4 и *m* = 2*п* = 16.

Рисунок 6 –Дешифратор

*a*

*b*

*c*

*d*

*Е*

*у*0

*у*1

*у*2

*у*3

*у*15

*Е*

DC

Применяются также неполные дешифраторы с меньшим числом выходов (10 или 12 при четырех переменных на входе, тогда ряд комбинаций на входе не используется).

Каждый выход полного дешифратора реализует конъюнкцию входных переменных (код адреса) или их инверсий: при наборе  *у*0 = 1,   
при  *у*7 = 1, при *abcd* (1111) *y*15 *=* 1 и т. д.

Дешифраторы часто имеют *разрешающий* (управляющий, стробирующий) вход *Е*. При *Е* = 1 дешифратор функционирует как обычно, при *Е* = 0 на всех выходах устанавливается 0 независимо от поступающего кода адреса. Дешифраторы широко используют во многих устройствах, в том числе в качестве преобразователей двоичного кода в десятичный.

**4 Шифратор**

*Шифратор* (CD) или *кодер* выполняет функцию, обратную функции дешифратора. Условное изображение шифратора 16х4 (16 в 4) на схемах показано на рисунке 7*а*. Классический шифратор имеет *n* входов и *m* выходов   
(*m* < *n*), и при подаче сигнала 1 на один из входов (и не более) на выходе кодера появляется двоичный код номера возбужденного выхода. Число входов и выходов такого шифратора связано соотношением *n* = 2*m*.

Рисунок 7 – Шифратор

*х*0

*х*1

*х*2

*х*3

*х*15

СD

*а*

*b*

*c*

*d*

*б*)

*х*1

*х*2

*Е*

*у*0

*у*1

*у*2

*у*3

*Е*

DC

0

1

2

3

4

5

6

7

*х*1

*х*2

*х*3

*х*15

СD

*К*

*J*

*Z*

1

2

4

*а*)

Области использования шифраторов − отображение в виде двоичного кода номера нажатой кнопки или положения многопозиционного переключателя, а также номера устройства, подавшего сигнал на обслуживание в микропроцессорных системах. Шифраторы входят в состав микросхем кон­троллеров прерываний, например КР580ВН59.

Для решения многих конкретных задач необходимо синтезировать преобразователи различных кодов. В качестве примера на рисунок 7*б* представлена схема кодового преобразователя, состоящая из пары декодерDС – кодер CD, реализующая логику работы () некоторого трёх­цветного светофора *К*, *J* и *Z*, управляемого двухразрядным двоичным кодом *Х*. При этом вначале дешифруется каждая комбинация исходного кода, в результате чего на соответствующем выходе декодера появляется логическая 1. Затем этот логический сигнал, значение которого определено номером выхода декодера, подаётся на кодер и на его выходах устанавливается преобразованный код.

Число входов дешифратора DC равно двум (*х*1 и *х*2), число выходов − трём (числу выходов преобразователя) *у*0, *у*1 и *у*2. Соединения дешифратора и шифратора выполнены в соответствии с заданной логической функцией *у*. Часть выходов декодера и входов кодера не используется.

Эффективно стыкуются друг с другом декодер и кодер, построенные на элементах И-НЕ: первый имеет инверсные выходы, а второй − инверсные входы. Если некоторым входным комбинациям соответствует одна и та же выходная, то соответствующие выходы декодера объединяют на элементе ИЛИ и выход последнего подают на нужный вход кодера.

Проектирование кодовой преобразовательной схемы на паре декодер-кодер оказывается в среднем более выгодным и по числу корпусов, и по быстродействию, чем при проектировании из готовых базовых логических микросхем И-НЕ и ИЛИ-НЕ. Однако потребляемая мощность в этом случае может оказаться больше, чем у схемы из отдельных элементов. Затраты времени инженера на логическое проектирование по схеме декодер-кодер неизмеримо меньше, чем затраты на проектирование преобразователя из россыпи.

**5 Мультиплексор**

*Мультиплексор* (МS) *−* это функциональный узел, осуществляющий подключение (*коммутацию*) одного из нескольких входов к выходу *у*. На выход такого устройства передаётся логический уровень того информационного разряда, номер которого в двоичном коде задан на адресных входах *х*1 и *х*2. Условное изображение мультиплексора на четыре входа и возможный вариант его структурной схемы показаны на рисунок 8*а* и 8*б*.

*х*1

*х*2

*a*

*b*

*c*

*d*

*Е*

Рисунок 8 – Мультиплексор

*х*1

*х*2

*a*

*b*

*c*

*d*

*Е*

*у*

*Е*

MS

*а*)

*&*

*&*

*&*

*&*

*&*

1

*у*

*б*)

DC

При *х*1 = 0 и *х*2 = 0, *у* = *а*; при *х*1 = 0 и *х*2 = 1, *у* = *b*; при *х*1 = 1 и *х*2 = 0,  
*у* = *c* и при *х*1 = 1 и *х*2 = 1, *у* = *d*.

Функционирование мультиплексора описывается выражением



Вход *Е* – разрешающий: при *Е* = 1 мультиплексор работает как обычно, при *Е* = 0 выход узла находится в неактивном состоянии, мультиплексор заперт. Серийные узлы выпускаются с числом адресных входов *п* = 2, 3 и 4 при возможном числе 2*п* коммутируемых входов. При необходимости ком­мутировать большее количество входов используют несколько мультиплексоров. Мультиплексоры находят широкое применение в устройствах отображения информации в различных устройствах управления.

Так как мультиплексор может пропустить на выход сигнал с любого информационного входа, адрес которого установлен на соответствующих адресных входах, то на основе мультиплексоров реализуют логические функции, подавая на информационные входы логические 1 или 0 в соответствии с таблицей переключений, а на адресные входы – аргументы функции.

**6 Демультиплексор**

*Демультиплексор* (DMS)выполняет функцию, обратную функции мультиплексора, т. е. производит коммутацию одного входного сигнала на 2*n* выходов, где *n* – число адресных входов *хi*. Он осуществляет преобразование информации из последовательной формы (последовательно-параллельной) в параллельную. Демультиплексор имеет один информационный вход *D* и несколько выходов, причем вход подключается к выходу *уi*, имеющему заданный адрес. В качестве примера на рисунок 9 дано условное графическое обозначение демультиплексора, имеющего четыре выхода, закон функционирования которого задан (таблица 1).

Таблица 1

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| D | x1 | x2 | y3 | y2 | y1 | y0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 |

Пользуясь таблицей, запишем переключательные функции для выхода устройства:



Функциональная схема демультиплексора, реализующая эти выражения, приведена на рисунок 9*б*.

*D*

*х*1

*х*2

*у*0

*у*1

*у*2

*у*3

DMS

*D*

*х*1

*х*2

*б*)

*а*)

*&*

*&*

*&*

*&*

*D*

*у*0

*у*1

*у*2

*у*3

1

1

Рисунок 9

Если общее число выходов разрабатываемого устройства превышает имеющиеся в выпускаемых интегральных микросхемах, то используют параллельное подключение нескольких схем.

На рисунке 10*а* показано демультиплексорное дерево, построенное на мультиплексорах с четырьмя выходами.

*D*

*х*1

*х*2

DMS

*а*)

*х*1

*х*2

*у*8

*у*9

*у*10

*у*11

DMS

*х*1

*х*2

*у*12

*у*13

*у*14

*у*15

DMS

*х*1

*х*2

*у*4

*у*5

*у*6

*у*7

DMS

*х*1

*х*2

*у*0

*у*1

*у*2

*у*3

DMS

*D*

*D*

*D*

*D*

Рисунок 10 – Демультиплексор

*х*1

*х*2

*a*

*b*

*c*

*d*

*Е*

*Е*

MS

*б*)

*х*3

*х*4

*у*0

*у*1

*у*2

*у*3

DMS

*D*

Объединяя мультиплексор с демультиплексором, получают комбинационное устройство, в котором по заданным адресам один из входов подключается к одному из его выходов (рисунок 10*б*).

**ПРАКТИЧЕСКАЯ ЧАСТЬ**

***Задание 1.*** Для заданной таблице истинности (таблица 2) ***записать*** логическую функцию в СДНФ, затем ***минимизировать*** ее при помощи ***карты Карно***, ***выполнить*** проверку результата, реализовав минимизированную функцию в среде Electronics Workbench. Исходную таблицу истинности для своего варианта, карту Карно, минимизированную функцию и схему ***записать*** в отчет.

Таблица 2

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| N |  |  |  |  | | | | |
| Вариант | | | | |
| 1,6 | 2,7 | 3,8 | 4,9 | 5,10 |
| 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 |
| 2 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 |
| 3 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 |
| 4 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 |
| 5 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |
| 6 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 |
| 7 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 |

***Задание 2. Собрать*** в среде Electronics Workbench дешифратор в базисе   
И-НЕ (рисунок 11) , ***пользуясь*** ключами А, В, С ***заполнить*** таблицу истинности (таблица 3). Схему и таблицу истинности ***записать*** в отчет.


Рисунок 11 – Дешифратор в базисе И-НЕ

Таблица 3 – Дешифратор

|  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| N | A | B | C |  |  |  |  |  |  |  |  |
| 0 | 0 | 0 | 0 |  |  |  |  |  |  |  |  |
| 1 | 0 | 0 | 1 |  |  |  |  |  |  |  |  |
| 2 | 0 | 1 | 0 |  |  |  |  |  |  |  |  |
| 3 | 0 | 1 | 1 |  |  |  |  |  |  |  |  |
| 4 | 1 | 0 | 0 |  |  |  |  |  |  |  |  |
| 5 | 1 | 0 | 1 |  |  |  |  |  |  |  |  |
| 6 | 1 | 1 | 0 |  |  |  |  |  |  |  |  |
| 7 | 1 | 1 | 1 |  |  |  |  |  |  |  |  |

***Задание 3.* *Собрать*** в среде Electronics Workbench схему для испытания *шифратора* ***83enc*** (рисунок 12). Используемые элементы – *генератор слов* (вкладка ***Instruments***→***Word Generator***); *дешифратор* ***38dec*** (вкладка ***Digital***→***Dec***→***Generic 3-to-8 Dec***); *шифратор* ***83enc*** (вкладка ***Digital***→***Enc***→***Generic 8-to-3 Enc***).


Интегральный *дешифратор* ***Dec*** (*decoder*) 3х8, имеющий 3 информационных входа **A**, **B** и **C** (для кода 4−2−1) и разрешающий вход **G1** (дешифратор при подаче логической 1 на **G1**), **G2A’**, **G2B’**, 8 выходов   
(**O0**, …, **O7**) и преобразующий позиционный 3-разрядный двоичный код в *унитарный* "1 из 8": в выходной 8-разрядной кодовой комбинации только одна позиция занята единицей, а все остальные – нулевые. В зависимости от входного двоичного кода, например 001, на выходе ***Dес*** появляется сигнал 1 только на одной из 8-ми выходных линий.

Рисунок 12 – Схема испытания шифратора

В предложенном *шифраторе* ***Enc*** входы уже с инверсией, поэтому на выходах ***Dес ставятся инверторы.***

Интегральный *шифратор* ***Enc*** 8х3 (из 8 в 3) имеет 8 входов **0**, **1**,…, **7**, подключенных к выходам **O0**, **O1**,…, **O7** дешифратора **DC**,и три инверсных выхода **А0**, **А1**, **А2**, к которым через инверторы подключены логические пробники **Х0**, **Х1**, **Х2** и семисегментный индикатор. **El** – вход разрешения; **ЕО**, **GS** – выходы для каскадирования шифраторов.

Содержимое ячеек памяти генератора слов: 0000, 0001, …, 0007 (см. рисунок 13, слева).




Рисунок 13 – Генератор слов

***Запустить*** программу моделирования шифратора. Щёлкая мышью на кнопке ***Step*** генератора слов,последовательно ***подавать*** на вход дешифратора логические слова. ***Убедиться***, что при подаче с выхода ***Dес*** на вход шифратора ***Еnc*** 8-разрядной последовательности, в которой только одна позиция занята единицей, а остальные − нулями, на выходе шифратора формируются 3-разрядные двоичные коды **A0A1A2**, соответствующие двоичным кодовым комбинациям на входе дешифратора ***Dec****.*

По результатам моделирования (позасвечиванию логических пробников **Х0**, **Х1**, **Х2** и показаниям индикатора) ***составить*** и ***заполнить*** таблицу переключений на выходе шифратора ***Еnc*** 8х3.

Таблица 4

|  |  |  |  |
| --- | --- | --- | --- |
| X0 | X1 | X2 | Показания  индикатора |
|  |  |  |  |

Таблицу и схему ***скопировать*** в отчет.

***Задание 4.*  *Собрать*** в среде Electronics Workbench схему для испытания *демультиплексора* ***demux*** (рисунок 14). Используемые элементы – *генератор слов* (вкладка ***Instruments***→***Word Generator***); *демультиплексор* ***demux*** (вкладка ***Digital***→***Dec***→***Generic 8-to-1 DEMUX***); *логический анализатор* (вкладка ***Instruments***→***Logic Analizer***).

.


*Демультиплексор* ***demux*** 1х8 (из 1 в 8) (рисунок 14) имеет один информационный вход, три адресных **А**, **В**, **С** входа, восемь **0’**, **1’**, …, **7’** инверсных выходов, соединённых с входами логического анализатора. На вход анализатора также подаются сигналы с адресных входов **А**, **В**, **С**. Адресные входы, в свою очередь. Подключены к генератору слов. Содержимое ячеек памяти генератора слова: 0000, 0001, …, 0007. При последовательной подаче формируемых ключами адресных слов от 0000 до 0007 на экран анализатора при моделировании выводятся 8-разрядные кодовые последовательности с одним активным (низким) уровнем.

Рисунок 14 – Схема испытания демультиплексора

Для обеспечения перемещения лучей на экране ***анализатора установить*** частоту его таймера ***Clock→Set*** fa = 500 Гц и число импульсов, приходящихся на одно деление, Clocs/div = 1. Установить частоту 500 Гц на панели генератора слов ***Frequency*** 500 Hz.

***Запустить*** программу моделирования шифратора. Щёлкая мышью на кнопке ***Step*** генератора слов,последовательно ***подавать*** на вход дешифратора логические слова.

***Убедиться***, что для каждой комбинации адресных сигналов демультиплексор формирует логический 0 на одном из восьми выходов, номер которого соответствует определенному кодовому слову на входе, т. е. демультиплексор подобен коммутатору, посредством которого поток цифровой информации разделяется на 8 выходных потоков.

***Скопировать*** схему и временные диаграммы входных и выходных сигналов в отчет.

Если адресные входы **А**, **В** и **С** принять в качестве информационных входов, а вход **G1** (**G2**) в качестве входа разрешения работы, то мультиплексор превратится в дешифратор.

***Задание 5. Собрать* на рабочем поле среды MS10 схему (рисунок 15) для испытания** *мультиплексора* ***muxer* 8х1 (из 8 в 1).** Используемые элементы – *генератор слов* (вкладка ***Instruments***→***Word Generator***); *мультиплексор* ***muxer*** (вкладка ***Digital***→***Mux***→***Generic 8-of-1 MUX***); *логический анализатор* (вкладка ***Instruments***→***Logic Analizer***). **Установить** в диалоговых окнах компонентов их параметры или режимы работы. **Скопировать** схему в отчёт.


Мультиплексор ***muxer*** с разрешающим входом **G’** осуществляет передачу сигнала с каждого информационного входа **D0**, **D1**, …, **D7**, заданного 3-раз­рядным кодом **АВС** – адресом выбираемого входа, на единственный выход **Y**. Разрядность (3) управляющего сигнала определяет количество входов (23 = 8), с которых мультиплексор может принимать информацию. Если предположить, что к входам **D0**, **D1**, …, **D7** мультиплексора ***muxer*** присоединено 8 источников цифровых сигналов – генераторов последовательных двоичных слов, то байты от любого из них можно передавать на выход **Y.**

Рисунок 15 – Схема испытания мультиплексора

Для обеспечения перемещения лучей на экране ***анализатора установить*** частоту его таймера ***Clock→Set*** fa = 500 Гц и число импульсов, приходящихся на одно деление, Clocs/div = 64. Установить частоту 500 Гц на панели генератора слов ***Frequency*** 500 Hz.

На генераторе слов задать возрастающую последовательность при помощи ***Word Generator*** ***→*** ***Pattern*** ***→Up Counte→Accept.* Установить** циклический режим работы генератора слов ***Word Generator*** ***→*** ***Сycle.***

***Установить*** с помощью ключей **А**, **В** и **С** адресный код для своего варианта, например 1002 (410) и ***запустить*** программу моделирования мультиплексора. ***Получить*** и ***скопировать*** временные диаграммы выходного сигнала **Y** мультиплексора в отчёт.

Таблица 5

|  |  |
| --- | --- |
| Вариант | АВС |
| 1,6 | 000,101 |
| 2,7 | 001,111 |
| 3,8 | 010,110 |
| 4,9 | 011, 001 |
| 5,10 | 100, 011 |

**СОДЕРЖАНИЕ ОТЧЕТА**

1. Титульный лист

2. Цель и задачи работы

3. Перечень используемого оборудования и изучаемых элементов использованных в экспериментах.

4. Краткие теоретические сведения (ответы на контрольные вопросы).

5. Изображения электрических схем для испытания.

5. Таблицы истинности, отображающие работу исследуемых элементов. Графики и временные диаграммы.

7. Выводы по работе.

**КОНТРОЛЬНЫЕ ВОПРОСЫ.**

##### 1. Что такое карта Карно ? Для чего она необходима ?

2. Шифратор и дешифратор ?

3. Мультиплексор и демультиплексор ?

##### ТЕСТОВЫЕ ЗАДАНИЯ

**1. Выберите верные** минимизации по карте Карно:

1

2

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| |  |  |  |  |  |  | | --- | --- | --- | --- | --- | --- | | *X2X3*  *X1* | |  |  | |  | |  |  |  |  | | 00 | 01 | 11 | 10 | |  | 0 | **0** | **0** | **1** | **1** | |  | 1 | **0** | **0** | **0** | **1** | |  |  |  | |  | | | СДНФ: | | | | | | | |  |  |  |  |  |  | | --- | --- | --- | --- | --- | --- | | *X2X3*  *X1* | |  |  | |  | |  |  |  |  | | 00 | 01 | 11 | 10 | |  | 0 | **1** | **1** | **0** | **1** | |  | 1 | **1** | **1** | **0** | **0** | |  |  |  | |  | | | СДНФ: | | | | | | |
| |  |  |  |  |  |  | | --- | --- | --- | --- | --- | --- | | *X2X3*  *X1* | |  |  | |  | |  |  |  |  | | 00 | 01 | 11 | 10 | |  | 0 | **1** | **0** | **0** | **1** | |  | 1 | **1** | **1** | **1** | **1** | |  |  |  | |  | | | СДНФ: | | | | | |   3 | |

a) 1 и 2 б) 2 и 3 в) только 3 г) 1 и 3

**2**. Соотнесите определения и задачи с соответствующими устройствами :

*а*) Комбинационная схема с *п* входами и   
*m* = 2*п* выходами (*m* > *n*), преобразующая двоичный входной *п-*код (кодовое слово) в унитарный.

*б*) функциональный узел, осуществляющий подключение (*коммутацию*) одного из нескольких входов к выходу *у.*

*в*) Область использования − отображение в виде двоичного кода номера нажатой кнопки или положения многопозиционного переключателя, а также номера устройства, подавшего сигнал на обслуживание в микропроцессорных системах. Входят в состав микросхем контроллеров прерываний.

*г*) производит коммутацию одного входного сигнала на 2*n* выходов, где *n* – число адресных входов *хi*. Он осуществляет преобразование информации из последовательной формы (последовательно-параллельной) в параллельную.

1. Шифратор

2. Дешифратор

3. Мультиплексор

4. Демультиплексор

**3**. Укажите, с **какого разряда** бинарного слова генератора логического слова будет передаваться информация на выход мультиплексора 8х3 при адресном коде 100 на его входе?

а) 1 б) 3 в) 5 г) 7

**4.** Укажите число **выводов** дешифратора при трёх информационных входах.

а) 2 б) 4 в) 6 г) 8 д) 16

**5**. Укажите, в каком **преобразователе** выбор входа по его номеру (адресу) осуществляется с помощью двоичного кода?

а) В шифраторе б) В дешифраторе

в) В демультиплексоре г) В мультиплексоре

**6**. Укажите **число выводов** у шифратора при четырёх информационных входах.

а) 16 б) 8 в) 4 г) 2 д) 1